


CONVERSIÓN


ANÁLOGA $\Rightarrow$ DIGITAL




MODULOS ANALOGICOS - CONVERSION A/D

Características:

- Convierte el valor analógico en valor binario de 10 bits - método de aproximaciones sucesivas
- Dispone de 14 entradas analógicas independientes
- La resolución mínima o calidad de conversión es ajustable cambiando el voltaje de referencia
- Tiene un oscilador propio dedicado wake-up en Sleep



CONVERSOR A/D



Requisitos de configuración del A/D

- Configuración de puertos
- Selección del canal
- Selección del oscilador fuente para la conversión
- Selección del voltaje de referencia
- Control de Interrupción
- Tipo de formato del resultado digital

Requisitos de configuración del A/D

Configuración de puertos

PORTA	RA7	RA6	RA5	RA4	RA3	RA2	RA1	RA0	xxxx xxxx
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	xxxx xxxx
PORTE	—	—	—	—	RE3	RE2	RE1	RE0	---- xxxx
TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111
TRISE	—	—	—	—	TRISE3	TRISE2	TRISE1	TRISE0	---- 1111

Legend: x = unknown, u = unchanged, — = unimplemented read as '0'. Shaded cells are not used for ADC module.

Note: Analog voltages on any pin that is defined as a digital input may cause the input buffer to conduct excess current.

Requisitos de configuración del A/D

Selección del canal

ADCON0	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Características
	ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	Nombre de bit
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

CHS<3:0>: Analog Channel Select bits

0000 = AN0
0001 = AN1
0010 = AN2
0011 = AN3
0100 = AN4
0101 = AN5
0110 = AN6
0111 = AN7
1000 = AN8
1001 = AN9
1010 = AN10
1011 = AN11
1100 = AN12
1101 = AN13
1110 = CVREF
1111 = Fixed Ref (0.6 volt fixed reference)

Leyenda

R/W
(0) Bit de lectura/escritura
Después del reinicio, el bit se pone a cero

Requisitos de configuración del A/D

Oscilador fuente para la conversión del ADC

ADCON0	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Características
	ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	Nombre de bit
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

Leyenda

R/W (0) Bit de lectura/escritura
Después del reinicio, el bit se pone a cero

ADC Clock Period (TAD)	
ADC Clock Source	ADCS<1:0>
Fosc/2	00
Fosc/8	01
Fosc/32	10
FRC	11

Note: Unless using the FRC, any changes in the system clock frequency will change the ADC clock frequency, which may adversely affect the ADC result.

TIEMPO DE ADQUISICION:

- Tiempo entre seleccionar una entrada analógica y el inicio de la conversión propiamente dicha.
- Depende de la impedancia de la fuente (máxima impedancia recomendada 10k Ω).
- El valor típico es de 11,50 μ s
- Antes de empezar otra conversión se requiere un delay de 2TAD

TIEMPO DE CONVERSIÓN:

FIGURE 9-2: ANALOG-TO-DIGITAL CONVERSION TAD CYCLES




TABLE 17-10: PIC16F882/883/884/886/887 A/D CONVERSION REQUIREMENTS

Standard Operating Conditions (unless otherwise stated)

Operating temperature $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$

Param No.	Sym	Characteristic	Min	Typ†	Max	Units	Conditions
AD130*	TAD	A/D Clock Period	1.6	—	9.0	μs	TOSC-based, $V_{\text{REF}} \geq 3.0\text{V}$
			3.0	—	9.0	μs	TOSC-based, V_{REF} full range
		A/D Internal RC Oscillator Period	3.0	6.0	9.0	μs	ADCS<1:0> = 11 (ADRC mode) At $V_{\text{DD}} = 2.5\text{V}$
			1.6	4.0	6.0	μs	At $V_{\text{DD}} = 5.0\text{V}$
AD131	TCNV	Conversion Time (not including Acquisition Time) ⁽¹⁾	—	11	—	TAD	Set $\overline{\text{GO/DONE}}$ bit to new data in A/D Result register
AD132*	TACQ	Acquisition Time		11.5	—	μs	
AD133*	TAMP	Amplifier Settling Time	—	—	5	μs	
AD134	TGO	Q4 to A/D Clock Start	—	$T_{\text{OSC}}/2$	—	—	If the A/D clock source is selected as RC, a time of T_{CY} is added before the A/D clock starts. This allows the <i>SLEEP</i> instruction to be executed.
			—	$T_{\text{OSC}}/2 + T_{\text{CY}}$	—	—	

EQUATION 9-1: ACQUISITION TIME EXAMPLE

Assumptions: Temperature = 50°C and external impedance of 10kΩ 5.0V VDD

$$\begin{aligned} T_{ACQ} &= \text{Amplifier Settling Time} + \text{Hold Capacitor Charging Time} + \text{Temperature Coefficient} \\ &= T_{AMP} + T_C + T_{COFF} \\ &= 2\mu s + T_C + [(Temperature - 25^\circ C)(0.05\mu s/^\circ C)] \end{aligned}$$

The value for T_C can be approximated with the following equations:

$$V_{APPLIED} \left(1 - \frac{1}{(2^{n+1}) - 1} \right) = V_{CHOLD} \quad ; [1] V_{CHOLD} \text{ charged to within } 1/2 \text{ lsb}$$

$$V_{APPLIED} \left(1 - e^{\frac{-T_C}{RC}} \right) = V_{CHOLD} \quad ; [2] V_{CHOLD} \text{ charge response to } V_{APPLIED}$$

$$V_{APPLIED} \left(1 - e^{\frac{-T_C}{RC}} \right) = V_{APPLIED} \left(1 - \frac{1}{(2^{n+1}) - 1} \right) \quad ; \text{combining [1] and [2]}$$


Solving for T_C :

$$\begin{aligned} T_C &= -CHOLD(RIC + RSS + RS) \ln(1/2047) \\ &= -10pF(1k\Omega + 7k\Omega + 10k\Omega) \ln(0.0004885) \\ &= 1.37\mu s \end{aligned}$$

Therefore:

$$\begin{aligned} T_{ACQ} &= 2MS + 1.37MS + [(50^\circ C - 25^\circ C)(0.05MS/^\circ C)] \\ &= 4.67MS \end{aligned}$$

FIGURE 9-4: ANALOG INPUT MODEL



Períodos del clock del ADC (TAD) vs. Frecuencia de Operación ($V_{DD} \geq 3V$)

FUENTE DE CLOCK DEL ADC	ADCS1	ADCS0	FRECUENCIA DE DISPOSITIVO (F_{osc})			
			20 Mhz	8 Mhz	4 Mhz	1 Mhz
$F_{osc}/2$	0	0	100 ns (2)	250 ns (2)	500 ns (2)	2 μs
$F_{osc}/8$	0	1	400 ns (2)	1 μs (2)	2 μs	8 μs (3)
$F_{osc}/32$	1	0	1.6 μs	4 μs	8 μs (3)	32 μs (3)
F_{RC}	1	1	2 - 6 μs (1,4)	2 - 6 μs (1,4)	2 - 6 μs (1,4)	2 - 6 μs (1,4)

Las celdas en celeste están fuera del rango recomendado


Notas:

1: La Fuente F_{RC} tiene un tiempo T_{AD} típico de 4 μs para $V_{DD} > 3.0V$.

2: Estos valores violan el mínimo tiempo T_{AD} requerido

3: Para tiempos de conversion más rápidos se recomienda seleccionar otra fuente de clock

4: Cuando la frecuencia es mayor que 1 MHz, la fuente de clock F_{RC} solo se recomienda si la conversion se realiza con el microprocesador en Sleep



Requisitos de configuración del A/D

Control de Interrupción

INTCON	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (x)	Features
	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

PIE1		R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

PIR1		R/W (0)	R (0)	R (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	



Requisitos de configuración del A/D

Formato del valor digital



Legend

- Bit is unimplemented
- R/W Readable/Writable bit
- (0) After reset, bit is cleared



Registros ADRESH y ADRESL

TABLE 9-2: SUMMARY OF ASSOCIATED ADC REGISTERS

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other Resets
ADCON0	ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON	0000 0000	0000 0000
ADCON1	ADFM	—	VCFG1	VCFG0	—	—	—	—	0-00 ----	-000 ----
ANSEL	ANS7	ANS6	ANS5	ANS4	ANS3	ANS2	ANS1	ANS0	1111 1111	1111 1111
ANSELH	—	—	ANS13	ANS12	ANS11	ANS10	ANS9	ANS8	--11 1111	--11 1111
ADRESH	A/D Result Register High Byte								xxxx xxxx	uuuu uuuu
ADRESL	A/D Result Register Low Byte								xxxx xxxx	uuuu uuuu
INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000x
PIE1	—	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	-000 0000	-000 0000
PIR1	—	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	-000 0000	-000 0000
PORTA	RA7	RA6	RA5	RA4	RA3	RA2	RA1	RA0	xxxx xxxx	uuuu uuuu
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	xxxx xxxx	uuuu uuuu
PORTE	—	—	—	—	RE3	RE2	RE1	RE0	---- xxxx	---- uuuu
TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111	1111 1111
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	1111 111
TRISE	—	—	—	—	TRISE3	TRISE2	TRISE1	TRISE0	---- 1111	---- 111

Legend: x = unknown, u = unchanged, — = unimplemented read as '0'. Shaded cells are not used for ADC module.

ADC en funcionamiento

Inicio de una Conversión:

Se habilita la conversión del ADC poniendo en 1 el bit ADON del registro ADCON0
Colocando el bit GO/DONE en 1 comienza la conversión

Fin de la Conversión:

El ADC coloca en 0 el bit GO/DONE
Coloca en 1 el bit de flag de interrupción ADIF
Actualiza los registros ADRESH:ADRESL con el resultado de la conversión

Abortar la Conversión:

Se coloca el bit GO/DONE en 0
Los registros ADRESH:ADRESL no se actualizan y muestran el valor de la conversión anterior.
Antes de iniciar cualquier otra adquisición se debe hacer un retardo de 2 T_{AD} delay

Si se produce un Reset durante la conversión:

Fuerza todos los registros a su estado de reset
La conversión en curso se pierde y el ADC deja de convertir

ADC operando en SLEEP

El Conversor A/D puede seguir funcionando cuando el μ P duerme.

El oscilador que utiliza debe ser colocado en la opción FRC

Cuando se selecciona FRC como oscilador el ADC espera una instrucción y comienza a convertir

Esto permite que se ejecute SLEEP lo cual reduce el ruido en la conversión

Si la interrupción del ADC está habilitada ($ADIE = 1$) despierta al μ P al terminar la conversión ($ADIF = 1$)

Si la interrupción del ADC está deshabilitada ($ADIE = 0$) el modulo se apaga pero mantiene $ADON = 1$

Cuando el oscilador no es FRC, la instrucción SLEEP aborta la conversión pero mantiene $ADON = 1$

Note 1: The global interrupt can be disabled if the user is attempting to wake-up from Sleep and resume in-line code execution.

Ejercicio 9.1

Un sensor de temperatura entrega un valor de tensión que va desde 0 a 4 V. El PIC tiene un display 7 segmentos en el que se mostrará "a" hasta que llegue a 2 V, de 2 a 3 V mostrará "b" y de 3 a 4 V se visualizará "c". El conversor debe usar todo su rango dinámico. La muestra se tomará una vez por minuto. Todo el proceso de medir y mostrar display se lleva adelante en la interrupción y el programa principal realiza otras tareas (o sea se mantiene en un bucle sin hacer nada a los fines de la resolución del ejercicio).